PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-162182

(43)Date of publication of application: 18.06.1999

(51)Int.CI.

G11C 16/02

(21)Application number: 09-326033

(71)Applicant: SHARP CORP

(22)Date of filing:

27.11.1997


(72)Inventor: FUKUMOTO KATSUMI

(54) NONVOLATILE SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor storage device which permits a user to intentionally execute a refresh operation and reliable refresh.

SOLUTION: The storage device comprises a command state machine 6 which interprets an input refresh command and sends the interpreted result to a write state machine 1. This machine 1 executes the refresh according to the interpretation result. This storage device can execute the refresh at any time by setting a refresh command. Therefore, refresh is easy, thus providing a storage device easy to use.



LEGAL STATUS

[Date of request for examination]

02.02.2001

[Date of sending the examiner's decision of

18.05.2004

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number] 3599541

[Date of registration] 24.09.2004

[Number of appeal against examiner's 2004-12314 decision of rejection]

[Date of requesting appeal against examiner's 16.06.2004

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

* NOTICES *

JPO and NCIPI are not responsible for any damages caused by the use of this translation.

- 1. This document has been translated by computer. So the translation may not reflect the original precisely.
- 2.**** shows the word which can not be translated.
- 3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] the non-volatile semiconductor memory characterize by be the nonvolatile storage which write that the data of a memory cell be also with the command method which perform predetermined actuation according to the specific data and/or the specific address which be input from the outside by the bus cycle, and be replace, having rewrite the stored data of the above-mentioned memory cell per the block or sector by set up a refresh command, and have a refresh means to refresh the stored data of the above-mentioned memory cell.

[Claim 2] the non-volatile semiconductor memory characterize by to have a refresh means to be the nonvolatile storage which rewrite the data of a memory cell as it be also with the command method which perform predetermined actuation according to the specific data and/or the specific address which be input from the outside by the bus cycle, to rewrite the stored data of the above-mentioned memory cell per a block or sector by set up a single block refresh command, and to refresh the stored data of the above-mentioned memory cell.

[Claim 3] the non-volatile semiconductor memory characterize by to have a refresh means to be the nonvolatile storage which rewrite the data of a memory cell as that it be also with the command method which perform predetermined actuation according to the specific data and/or the specific address which be input from the outside by the bus cycle, to rewrite the stored data of the above-mentioned memory cell per a block or sector by set up a full chip refresh command, and to refresh the stored data of the above-mentioned memory cell.

[Claim 4] The non-volatile semiconductor memory which are claim 1 thru/or a non-volatile semiconductor memory of any one publication of three, and is characterized by giving word line potential from a high-voltage circuit output at the time of refresh actuation.

[Claim 5] When it is claim 1 thru/or the non-volatile semiconductor memory of any one publication of three and the above-mentioned command is executed, in an internal high-voltage generating circuit Generate the high voltage more than supply voltage, and potential of a word line is carried out based on the above-mentioned high voltage. Make it a word line electrical potential difference equivalent to the time of the usual read-out, and perform read-out of the 1st from a memory cell, then potential of a word line is carried out based on the above-mentioned high voltage. A read-out means to make it a word line electrical potential difference higher than the time of the usual read-out, and to perform read-out of the 2nd from a memory cell, Compare the data read by the above-mentioned read-out of the 1st with the data read by the above-mentioned read-out of the 2nd, and if these two data are the same If it judges that the data which the above-mentioned memory cell has memorized are normal and the two abovementioned data differ The data which the above-mentioned memory cell has memorized are equipped with a read-out data comparative judgment means to judge that it is unusual. The above-mentioned refresh means The non-volatile semiconductor memory characterized by performing weak writing to the above-mentioned memory cell, and performing refresh actuation to which only a predetermined value raises the threshold electrical potential difference of the above-mentioned memory cell when the abovementioned data comparative judgment means judges that the data which the above-mentioned memory

cell has memorized are unusual.

[Claim 6] When the above-mentioned command is executed, in claim 1 thru/or the non-volatile semiconductor memory of any one publication of three in an internal high-voltage generating circuit Generate the high voltage more than supply voltage, and potential of a word line is carried out based on the above-mentioned high voltage. Make it a word line electrical potential difference equivalent to the time of the usual read-out, and perform read-out of the 1st from a memory cell, then potential of a word line is carried out based on the above-mentioned high voltage. A read-out means to make it a word line electrical potential difference lower than the time of the usual read-out, and to perform read-out of the 2nd from a memory cell. Compare the data read by the above-mentioned read-out of the 1st with the data read by the above-mentioned read-out of the 2nd, and if these two data are the same If it judges that the data which the above-mentioned memory cell has memorized are normal and the two abovementioned data differ The data which the above-mentioned memory cell has memorized are equipped with a read-out data comparative judgment means to judge that it is unusual. The above-mentioned refresh means The non-volatile semiconductor memory characterized by performing refresh actuation only whose predetermined value lowers the threshold of the above-mentioned memory cell when the above-mentioned data comparative judgment means judges that the above-mentioned data are unusual. [Claim 7] While the above-mentioned data comparative judgment means judges that the abovementioned data are unusual and the above-mentioned refresh means is performing weak writing to the above-mentioned memory cell in the non-volatile semiconductor memory according to claim 5 The information bit of the purport which needs to perform weak writing to the above-mentioned memory cell the block status register or status register of a block with which the above-mentioned memory cell belongs -- setting up -- the above, if the refresh actuation by weak writing is completed The non-volatile semiconductor memory characterized by having a memory refresh operating state information means to clear the above-mentioned information bit.

[Claim 8] The non-volatile semiconductor memory carry out the above-mentioned data comparative judgment means having judged that the above-mentioned data are unusual in a non-volatile semiconductor memory according to claim 6, and having had a memory refresh operating-state information means set the information bit of the purport which needs to perform refresh actuation of the above-mentioned memory cell as the block status register or the status register of a block with which the above-mentioned memory cell belongs while the above-mentioned refresh means is performing the refresh actuation only whose predetermined value lowers the threshold of the above-mentioned memory cell as the description.

[Claim 9] It has a block-size judging means to judge whether the block with which the memory cell set as the object of the refresh actuation which the above-mentioned refresh means performs in a non-volatile semiconductor memory according to claim 5 or 6 belongs is smaller than predetermined size. The above-mentioned refresh means When the above-mentioned block-size judging means judges that the above-mentioned block is smaller than predetermined size The non-volatile semiconductor memory characterized by eliminating the data of the above-mentioned block and writing after that the data evacuated to the above-mentioned built-in storage section in the above-mentioned memory cell after evacuating the data of the above-mentioned block to the built-in storage section at the time of the above-mentioned refresh actuation.

[Claim 10] It has a block-size judging means to judge whether the block with which the memory cell set as the object of the refresh actuation which the above-mentioned refresh means performs in a non-volatile semiconductor memory according to claim 5 or 6 belongs is smaller than predetermined size. The above-mentioned refresh means When the above-mentioned block-size judging means judges that the above-mentioned block is not smaller than predetermined size The non-volatile semiconductor memory characterized by eliminating the data of the above-mentioned block and writing after that the data evacuated to the above-mentioned enternal memory section in the above-mentioned memory cell after evacuating the data of the above-mentioned block to the external storage section at the time of the above-mentioned refresh actuation.

[Claim 11] The non-volatile semiconductor memory characterized by constituting the storage section

which evacuates the data of the above-mentioned block from a nonvolatile storage in a non-volatile semiconductor memory according to claim 9 or 10.

[Claim 12] It is the non-volatile semiconductor memory characterized by resuming the refresh actuation which interrupted refresh actuation temporarily as the above-mentioned refresh means is also with a refresh interruption command, and was interrupted temporarily in the non-volatile semiconductor memory according to claim 1 or 2 as it is also with a refresh CONTINUE command.

[Claim 13] The non-volatile semiconductor memory characterized by making the above-mentioned refresh interruption command serve a double purpose by the elimination interruption command, and making the above-mentioned refresh CONTINUE command serve a double purpose with the elimination CONTINUE command in a non-volatile semiconductor memory according to claim 12.

[Claim 14] claim 1 thru/or the non-volatile semiconductor memory of any one publication of 13 -- the non-volatile semiconductor memory characterized by being and memorizing multiple-value data to one memory cell.

[Claim 15] It is the non-volatile semiconductor memory characterized by rewriting by the above-mentioned refresh means' writing in multiple times to the above-mentioned memory cell in a non-volatile semiconductor memory according to claim 5 or 6, and changing a threshold electrical potential difference into a multistage story.

[Translation done.]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開發号

特開平11-162182

(43)公開日 平成11年(1980)6月18日

(51) Int.CL⁶

G11C 18/02

鐵別配号

PΙ

G11C 17/00

614

641

審査請求 志請求 請求項の数15 OL (全 18 頁)

(21)出顧番号

物顧平9-326033

(71)出順人 000005049

シャープ株式会社

(22)出願日 平成9年(1997)11月27日 大阪府大阪市阿倍野区長池町22番22号

(72) 発明者 福本 克巳

大阪府大阪市阿倍野区長池町22番22号 シ

ャープ株式会社内


(74)代理人 弁理士 青山 葆 (外1名)

(54) 【発明の名称】 不揮発性半導体記憶装置

(57)【要約】

【課題】 ユーザが意図的にリフレッシュ動作を実行で き、かつ、確実なリフレッシュを実行できる不得発性半 導体記憶装置を提供する。

【解決手段】 との不揮発性半導体記憶装置は、コマン ドステートマシン6は、入力されたリフレッシュコマン 下を解読し、ライトステートマシン1に解読した結果を 送る。ライトステートマシン1は、上記解読した結果に 従ってリフレッシュを実行する。この不揮発性半導体記 **健装置では、ユーザが、リフレッシュコマンドを設定す** るととによって、随時、リフレッシュを実行できる。し たがって、リフレッシュがやり易くなり、使いやすいメ モリを提供できる。



【特許請求の衛囲】

【請求項1】 バスサイクルによって外部から入力され る特定のデータおよび/またはアドレスに応じて所定の 動作を行うコマンド方式でもって、メモリセルのデータ を書き換る不揮発性記憶装置であって、

リフレッシュコマンドを設定することによって、ブロッ クまたはセクタ単位で上記メモリセルの記憶データを書 き換えて、上記メモリセルの記憶データをリフレッシュ するリフレッシュ手段を備えたことを特徴とする不揮発 性半導体記憶装置。

【請求項2】 バスサイクルによって外部から入力され る特定のデータおよび/またはアドレスに応じて所定の 動作を行うコマンド方式でもって、メモリセルのデータ を書き換える不绳発性記憶装置であって、

シングルブロックリフレッシュコマンドを設定すること によって、プロックまたはセクタ単位で上記メモリセル の記憶データを書き換え 上記メモリセルの記憶データ をリフレッシュするリフレッシュ手段を備えたことを特 徴とする不揮発性半導体記憶装置。

【請求項3】 バスサイクルによって外部から入力され 20 る特定のデータおよび/またはアドレスに応じて所定の 動作を行うコマンド方式でもって、メモリセルのデータ の書き換えを行う不揮発性記憶装置であって、

フルチップリフレッシュコマンドを設定することによっ て、ブロックまたはセクタ単位で上記メモリセルの記憶 データを書き換え、上記メモリセルの記憶データをリフ レッシュするリフレッシュ手段を備えたことを特徴とす る不得発性半導体記憶装置。

【請求項4】 請求項1乃至3のいずれか1つに記載の 不揮発性半導体記憶装置であって、

リフレッシュ動作時に、ワード線電位を高電圧回路出力 から与えるようにしたことを特徴とする不揮発性半導体 記憶装置。

【請求項5】 請求項1乃至3のいずれか1つに記載の 不揮発性半導体記憶装置であって、

上記コマンドが実行されると、内部高電圧発生回路で、 電源電圧以上の高電圧を発生し、ワード線の電位を、上 記高電圧を基にして、通常の読み出し時と同等のワード **線電圧にして、メモリセルからの第1の読み出しを行** い、続いて、ワード線の電位を、上記高電圧を基にし て、通常の読み出し時よりも高いワード線電圧にして、 メモリセルからの第2の読み出しを行う読み出し手段 と、上記第1の読み出しによって読み出したデータと上 記第2の読み出しによって読み出したデータとを比較。 し、この2つのデータが同じであれば、上記メモリセル が記憶しているデータが正常であると判断し、上記2つ のデータが異なっていれば、上記メモリセルが記憶して いるデータが異常であると判断する読み出しデータ比較 判断手段とを備え、

上記リフレッシュ手段は、上記データ比較判断手段が上 50 上記リフレッシュ手段が行うリフレッシュ動作の対象と

記メモリセルが記憶しているデータが異常であると判断 したときに、上記メモリセルに弱い書き込みを行って、 上記メモリセルのしきい値電圧を所定値だけ高めるリフ レッシュ動作を行うことを特徴とする不揮発性半導体記 缝装置。

【請求項6】 請求項1乃至3のいずれか1つに記載の 不得発性半導体記憶装置において、

上記コマンドが実行されると、内部高電圧発生回路で、 電源電圧以上の高電圧を発生し、ワード線の電位を、上 10 記高電圧を基にして、通常の読み出し時と同等のワード **湖電圧にして、メモリセルからの第1の読み出しを行** い、続いて、ワード線の電位を、上記高電圧を基にし て、通常の読み出し時よりも低いワード観電圧にして、 メモリセルからの第2の読み出しを行う読み出し手段 と、上記第1の読み出しによって読み出したデータと上 記第2の読み出しによって読み出したデータとを比較 し、この2つのデータが同じであれば、上記メモリセル が記憶しているデータが正常であると判断し、上記2つ のデータが異なっていれば、上記メモリセルが記憶して - いるデータが異常であると判断する読み出しデータ比較 判断手段とを備え、

上記リフレッシュ手段は、上記データ比較判断手段が、 上記データが異常であると判断したときに、上記メモリ セルのしきい値を所定値だけ低めるリフレッシュ動作を 行うことを特徴とする不福発性半導体記憶装置。

【請求項7】 請求項5に記載の不揮発性半導体記憶装 置において、

上記データ比較判断手段が、上記データが異常であると 判断して、上記リフレッシュ手段が、上記メモリセルに 30 弱い書き込みを行っているときに、上記メモリセルに弱 い書き込みを行う必要がある旨の情報ビットを、上記メ モリセルが属するプロックのプロックステータスレジス タもしくはステータスレジスタに設定し、上記弱い書き 込みによるリフレッシュ動作が完了すれば、上記情報ビ ットをクリアするメモリリフレッシュ動作状態報知手段 を備えたことを特徴とする不揮発性半導体記憶装置。

【請求項8】 請求項6に記載の不揮発性半導体記憶装 置において、

上記データ比較判断手段が、上記データが異常であると 46 判断して、上記リフレッシュ手段が、上記メモリセルの しきい値を所定値だけ低めるリフレッシュ動作を行って いるときに、上記メモリセルのリフレッシュ動作を行う 必要がある旨の情報ビットを、上記メモリセルが属する プロックのプロックステータスレジスタもしくはステー タスレジスタに設定するメモリリフレッシュ動作状態報 如手段を備えたことを特徴とする不揮発性半導体記憶装

【請求項9】 請求項5または6に記載の不揮発性半導 体記憶装置において、

なるメモリセルが属するブロックが所定サイズよりも小 さいか否かを判断するブロックサイズ判定手段を有し、 上記リフレッシュ手段は、上記プロックサイズ判定手段 が、上記ブロックが所定サイズよりも小さいと判断した ときには、上記リフレッシュ動作時に、内蔵記憶部に上 記プロックのデータを退逸してから、上記プロックのデ ータを消去し、その後、上記内蔵記憶部に退避したデー タを上記メモリセルに書き込むことを特徴とする不揮発 性半導体記憶装置。

【請求項10】 請求項5または6に記載の不揮発性半 10 導体記憶装置において、

上記リフレッシュ手段が行うリフレッシュ動作の対象と なるメモリセルが属するブロックが所定サイズよりも小 さいか否かを判断するブロックサイズ判定手段を有し、 上記リフレッシュ手段は、上記プロックサイズ判定手段 が、上記プロックが所定サイズよりも小さくないと判断 したときには、上記リフレッシュ動作時に、外部の記憶 部に上記プロックのデータを返避してから、上記プロッ クのデータを消去し、その後、上記外部記憶部に退避し たデータを上記メモリセルに書き込むことを特徴とする 20 不揮発性半導体記憶装置。

【請求項11】 請求項9または10に記載の不揮発性 半導体記憶装置において

上記プロックのデータを退避する記憶部を、不過発性記 能装置で構成したことを特徴とする不揮発性半導体記憶 装置。

【請求項12】 請求項1または2に記載の不揮発性半 導体記憶装置において、

上記リプレッシュ手段は、

リフレッシュ中断コマンドでもってリフレッシュ動作を 一時中断し、リフレッシュ再瞬コマンドでもって一時中 断したリフレッシュ動作を再開することを特徴とする不 **担**完性半導体記憶装置。

【請求項13】 請求項12に記載の不揮発性半導体記 **健装置において、上記リフレッシュ中断コマンドを、消** 去中断コマンドで兼用しており、

上記リフレッシュ再開コマンドを、消去再開コマンドで 兼用していることを特徴とする不揮発性半導体記憶装

載の不揮発性半導体記憶装置おいて、

1つのメモリセルに多値データを記憶するようになって いることを特徴とする不揮発性半導体記憶装置。

【請求項15】 請求項5または6に記載の不揮発性半 導体記憶装置において、

上記リフレッシュ手段は、

上記メモリセルへ複数回の書き込みを行って、しきい値 **穹圧を多段階に変えることによって、書き換えを行うこ** とを特徴とする不輝発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の層する技術分野】本発明は、コンピュータや情 報携帯機器に用いられるメモリに関する。より詳しく は、電気的なデータの書き込みと消去が可能な不得発性 半導体記憶装置に関する。特に、一つのメモリセル内に 多値 (二値以上) のデータを記憶する不揮発性半導体記 **健装置に関する。**

[0002]

【従来の技術】従来の不揮発性メモリの一つに、EPR OM(イレーザブル・プログラマブル・リード・オンリ ・メモリ)がある。EPROMは、ユーザによるデータ の書き込みが可能である。

【0003】しかし、このEPROMのデータを消去す るには、EPROMに紫外線を照射する必要があり、こ の繁州線照射により、全メモリアレイのデータが一括し て消去される。このため データを書き換える度に、E PROMを基板から取り外す作業が必要であった。

【①①04】また、EPROMは、メモリセル面積が小 さく、大容貴化に適している反面、繁外線照射でデータ を消去するので、窓付きバッケージを必要とする。ま た。プログラマ (または、ライタ) と呼ばれる書き込み 装置によって書き込みを行う必要があるので、書き込み 時にシステムから取り外す必要がある。

【0005】一方、従来からあるEEPROM(エレク トリカリ・イレーザブル・プログラマブル・ロム)はシ ステム内で電気的に書き換えが可能であるが、EPRO Mの1.5倍から2倍程度のメモリセル面積を要するた め、サイズアップとコストアップを招き、大容量化が困 難である。

【0006】そこで、最近では、両者の中間的な記憶装 置として、フラッシュメモリ(またはフラッシュEPR OM) と呼ばれるメモリが開発されている。

【0007】とのフラッシュメモリは、チップを一話し て電気的に消去するか、または、セクタまたはブロック と呼ばれるある領域のメモリセルを一括して電気的に消 去する機能を持つ不揮発性半導体記憶装置である。この フラッシュメモリのメモリセル面積は、EPROM程度 の値を実現できる。

【0008】上記フラッシュメモリのメモリセルとして 【請求項14】 請求項1乃至13のいずれか1つに記 40 は、例えば、米国特許No.5249158や 米国特 許No. 5245570において関示されている図5に 示すものがある。図5に示すメモリセル501は、浮遊 ゲート型電界効果トランジスタ構造を有しており、1素 子で1ピット(1セル)を構成できるから、高集積化し 易い。

> 【()()()()() メモリセル5()()へのデータの書き込み は、副御ゲート電極502に約12V、ドレイン503 に約7V、ソース505に0Vを印加し、ドレイン接合 近傍で発生させたホットエレクトロンを浮遊ゲート電極 50 506に注入することにより行なわれる。このデータ音

き込みによって、メモリセル501の制御ゲート電極5 ()2から見たしきい値弯圧が高くなる。

【0010】また、図5に示す浮遊ゲート型電界効果ト ランジスタ構造を有したメモリセル501は、1素子で 多値をとるように構成すると高集論化が―層容易にな る。たとえば、メモリセル501に、数百mV間隔で2 のn無の状態を取る複数のしきい値Vthを持たせると

【0011】このメモリセル501へのデータの書き込 に約127で数マイクロ秒のパルスを印加し、ドレイン 503に約77で数マイクロ砂のパルスを印加して、ド レイン接合近傍で発生させたホットエレクトロンを浮遊 ゲート電極506に注入することにより行われる。

【0012】この書き込みによって、メモリセル501 の副御ゲート電極502から見たしきい値電圧Vthは 高くなる。上記制御ゲート電極502に印加する電圧、 ドレイン電圧。または、副御ゲート電観502やドレイ ン503に加えるパルス値を変化させることによって、 しきい値電圧Vthを変えることができる。

【0013】一方、上記メモリセル501に書き込んだ データを消去するには、副御ゲート電極506を接地 し、ソース505に正の高電圧(約127)を印加し て、浮遊ゲート電極506とソース505の間に高電界 を発生させ、舞いゲート酸化膜を通したトンネル現象を 利用して浮遊ゲート電極506に蓄積された電子をソー ス505に引き抜く。

【①①14】このデータ消去は、通常プロック単位(例 えば、16ドバイトや64ドバイト単位)で行われる。 い値電圧Vthは低くなる。ここで、メモリセル501 は、選択トランジスタを持っていないので、過剰な消去 が行われて、しきい値弯圧が負になると、読み出し時に 正しいデータが読み出せなくなるという致命的な不良が 起とる。

【①①15】また、このメモリセル501のデータ読み 出しは、ソース505に0Vを印加し、ドレイン503 に約1V程度の低電圧を印加し、制御ゲート502には 約5 V程度の電圧を印加し、この時に流れるチャンネル 電流の大小が、情報の「1」と「0」とに対応すること を利用して行う。ここで、ドレイン電圧を低電圧にする のは、寄生的な弱い書き込み動作(いわゆるソフトライ ト)を防止するためである。

【①016】また、多値記憶データを読み出すときに は、ソース505に0Vを印加し、ドレイン503に約 1 7 程度の低電圧を印加し、制御ゲート電極502に印 加する電圧を変化させる。そして、チャンネル電流が流 れたときの制御ゲート電優502への印加電圧の値を利 - 用して、多値記憶データの読み出しを行う。

【0017】上記メモリセル501では、書き込みをドー50 時間での書き込みと読み出しが可能なRAM(ランダム

レイン503側で行い、消去をソース側で行うので、接 台ブロファイルはそれぞれの動作に適するように個別に 最適化するのが望ましい。すなわち、ソース505、ド レイン503は非対称構造となっており、ドレイン接合 では書き込み効率を高めるために電界集中型プロファイ ルを用い、ソース接合では高電圧が印刷可能な電界緩和 型ブロファイルを採用している。

【0018】ところで、消去時にソース505に高電圧 を印刻する方法では、ソース接合の耐圧を高めなければ みは、ソース505を0Vにし、制御ゲート電極506~10~ならないので、ソース電極側を機細化し難いという問題 がある。また、ソース近傍でホットホールが発生し、そ の一部がトンネル絶縁膜中にトラップされ、セルの信頼 性が低下するという問題がある。

> 【①①19】そこで、他の消去の例としては、負ゲート 消去法がある。この方法では、制御ゲート502に負電 圧(約-10V)を印加し、ソース505に電源電圧 (約5 V) を印削して、トンネル電流によって消去を行 う。この消去方法の利点の一つは、消去時にソース50 5に印加される電圧が低いので、ソース側の接合耐圧が 20 低くてもよくなり、セルのゲート長を短縮すること可能 なことである。また、負ゲート消去法を用いると、消去 プロックサイズを小さくして、セクタ消去し易い利点も

【0020】また、ソース505に高電界を加える消去 方法では、バンド間トンネル電流が流れ、その電流値が チップ全体で数mAにもなるので、昇圧回路の使用が困 難になる。したがって、従来は消去用の高電圧Vppをチ ップ外部から供給していた。

【0021】また、上記負ゲート消去方法では、ソース この消去によって、制御ゲート電極502から見たしき。30、505に電源電圧Vcc(5Vまたは3V)を供給すること が可能になるので、単一電源化が比較的容易に可能にな るという利点がある。

> 【0022】また、書き込みにホットエレクトロンを用 いる方法では、書き込み時に1セル当たり約1mAの電 流が流れるので、従来のEPROMと同様に、FNトン ネル電流を用い、書き込み時に1セル当たりに流れる電 淹を少なくするフラッシェメモリもある。

【① 023】半導体プロセスの微細化や電池駆動の携帯 型機器の普及とともに動作電源の低電圧化が要望されて 46 いる。そのため、5 V 単一動作ではなく、3.3 V 単一 動作のメモリが要望されており、活発に開発されてい る.

【0024】電源電圧Vccを3.3Vにして、読み出 しを行う場合、現状のフラッシュEPROMでは、制御 ゲート線 (ワード線) に電源電位 (V c c = 3.3 V)を 印加している。あるいは、高速化と動作マージンの拡大 のために、内部昇圧した約57を、制御ゲート線に印加

【0025】とのような不揮発性半導体記憶装置は、短

アクセスメモリ)に比べて、多くの動作状態を持つ。こ の多くの動作状態とは、書き込み、ブロック消去、全チ ップー括消去、状態レジスタの読みだし等である。この ような多数の動作状態を、外部制御信号(/CE,/WE, /CEなど)の組み合わせに対応させると、従来のEP ROM、EEPROMが備えている副御信号では足らな

くなるので、新しい制御信号を追加する必要が生じる。 その結果、使い勝手が悪くなる。

【0026】そこで、米国特許No. 5053990に

をとる方法が提案され、主流になっている。この不得発 性半導体記憶装置では、ユーザが入力したコマンドは、 コマンドステートマシーン(CSM)に入る。そして、上 記コマンドは、このコマンドステートマシーンで認識さ れる。そして、このコマンドステートマシーンの認識に 基づき、ライトステートマシーン(WSM)が、上記コマ ンドに対応した動作(消去/書き込み等)を実行する。 【10027】そして、この種の不揮発性半導体記憶装置 としては、チップ内の消去プロックの大きさを不均等に 等に分割したもの(米国特許No. 5245570)が

【①①28】また、書き込み動作と消去動作の両方を、 FNトンネル電流で行うものや、メモリセルを直列に8 個または16個接続したNAND型と呼ばれるメモリセ ルもある。このNAND型メモリセルは、NOR型メモ リセルに比べて、読み出し速度が遅いが、メモリセルサ イズを小さくできる利点がある。

ある。

【0029】上述したように、通常は1個のメモリセル 値(3ピット)。 更には、16値(4ピット)など、多値を 記録する試みがある。

【0030】ととで、図11に、リフレッシュを行うと とが可能な不得発性半導体記憶装置(特闘平7・373 97号)を示す。図11に示されるように、との不揮発 性半導体記憶装置110は外部よりアドレスやデータ等 が入力される。また、不揮発性半導体記憶装置 110 は、列デコーダ112、ワード根デコーダ114、読み 出し/書き込み/捎去回路要素!16を有し、読み出し 及びワード線デコーダ! 14の両方に結合される。不恒 発性半導体記憶装置!10)内のメモリセルは、種々のセ クタ (118, 120, 122, 124, 126, 12 8) に分割される。セクタ118、セクタ120、及び セクタ122は、列デコーダ112からの共通のビット 穏につながり、セクタ124、セクタ126、及びセク タ128は、列デコーダ112からの他の共通のビット 線につながる。更に、セクタ118とセクタ124、セ クタ120とセクタ126、セクタ122とセクタ12

ード線につながる。列デコーダ112からのビット線 は、センス増幅器130に結合されており、このセンス 増幅器は種々のセル上のデータを検出し外部に出力す る。向、リフレッシュ回路要素132は、列デコーダ1 12. ワード線デコーダ114、及び読み出し/書き込 み/消去回路要素116に結合されている。図11にお けるセクタを構成するメモリセルは、図12のように接 続される。メモリセルMSは列デコーダ112とワード 根デコーダ114との間に結合されており、リフレッシ あるように、制御信号線を増加させずに、コマンド方式 10 ュ回路部132は、センス増幅器154からのデータ出 力に結合されている。また、消去サイクル計数器156 はリフレッシュ回路部138に結合され、かつ他のセク タからの入力を受信する。リフレッシュ回路部132が メモリセルMSの各アレイを読み出す周波数は消去サイ クル計数器156によって決定される。消去サイクル計 数器 156は、図11に示されたセクタに電気的に関連 したセクタ内で行われ、消去サイクルの数を計数する。 すなわち、消去サイクル計数器56は、図11に示され たセクタ内の探乱状態を起こすおそれのある消去サイク 分割したもの (米国特許No. 5249158) や、均 20 ルの数を計数する。消去サイクル計数器156は、不揮 発性半導体記憶装置!!)を含むシステムの特定の必要 性に従ってセットされる。例えば、消去サイクル計数器 156は、図11に示されたセクタ内の優乱を起こすお それのあるどのセクタからのどの10消去サイクルの後 にもリフレッシュが起こるように、10にセットされ る。他の例では、消去サイクル計数器156は、1にセ ットされる。

【0031】図11を参照すると、例として、10消去 サイクルの全部がセクタ120、セクタ122 及びセ に2値(1ピット)を記憶するが、4値(2ピット)や8~30~クタ124内にいったん行われると、10にセットされ る消去サイクル計数器156でもって、セクタ118に 対するリフレッシュが行われる。例えば、もし、セクタ 120内で2消去サイクルが、セクタ122内で5消去 サイクルが、及びセクタ24内で3消去サイクルが行わ れたとしたならば、セクタ118内で1リフレッシュサ イクルが行われる。

【0032】リプレッシュ回路部132は、不揮発性半 導体記憶装置110内の各セクタのリフレッシュに対し て列デコーダ112及びワード線デコーダ114を制御 /書き込み/消去回路要素116は、列デコーダ112~40~する。夏に、消去サイクル計数器156は、リフレッシ ュ回路部132が必要とされるに従い適当なセクタをリ フレッシュするように、各セクタ内の消去サイクルを計 数する。このリフレッシュ動作を、図13の流れ図に従 って行う。

【0033】以下、図13のフローチャートを用いてり フレッシュ動作を説明する。最初に、ステップS42へ 移行し、このステップS42において、特定セルが、そ れが既にプログラムされているかどうかを判定するため に、上昇制御ゲート電圧(例えば7V)において読み出 8は、それぞれワード線デコーダ114からの共通のワ 50 される。プログラムセルは導通してはならないから、特 (6)

定セルの制御ゲートに上昇電圧を印加すると、そのセル がプログラムされない限り導通し、かつその浮動ゲート は導通を妨けるに充分な電荷をこのゲート上に有する。 もし、プログラムセルが既に擾乱されており、かつ或る その電荷が、例えば、ワード很ストレスまたはビット根 ストレスを通して移動させるならば、その制御ゲートへ の上昇電圧の使用の結果電流が流れる。したがって、判 定ステップS44において、そのセルがプログラムされ ているかどうかの初期判定が行われる。もし、ステップ S42において印加された上昇制御ゲート電圧におい て、このセルを通して導通が起こらないならば、このセ ルは既にプログラムされておりかつ接乱されてはおら ず、次のセルがステップS46において読み出されるこ とになる。「不導通」は、充分な導道がほとんど起ころ ないためにそのセルがプログラムされていると解釈され ることを意味する。導通があると言うとき、それは、1 つのセルを通してこのセルが消去されたと解釈されるの に充分な導通があることを意味する。しかしながら、も し、ステップS42おける上昇制御ゲート電圧の印加後 に既に導通が起こっているとステップS44において判 20 定されるならば、ステップS48へ移行する。ステップ S48において、その特定セルは、低下制御ゲート電圧 (例えば5 V) において読み出される。この低下訓御ゲ ート電圧は、そのセルが消去セルであるならば不響通を 保証するに充分低くてはならず、かつ、ソフト書き込み を通して既に擾乱されている消去セルに対しては導通を 結果するほど高くてはならない。判定ステップSSОに おいて、そのセルがプログラムセルであるか否かが判定 される。もし、この低下制御ゲート電圧において導通が あるならば、そのセルは消去セルであり、リフレッシュ は必要なく、次のセルがステップS46において読み出 される。しかしながら、低下制御ゲート電圧がその特定 セルに印加された後導通が起こらないならば、そのセル は既にプログラムされているが、しかし擾乱されている と判定される。導通は上昇制御ゲート電圧において起こ ったが、しかし低下制御ゲート電圧においては起こらな かったので、この情報が生じ、電荷の或るものがその浮 動ゲートを離れてしまったことを指示する。したがっ て、ステップSS2へ移行して、その特定メモリセルが リフレッシュされる。

[0034]

【発明が解決しようとする課題】近年の半導体技術の進 歩によって、不揮発性半導体記憶装置の浮遊ゲート50 6下の酸化膜の膜厚は、約100A付近であり、今後と も膜厚は薄くなっていくと予想される。しかし、膜厚が 薄くなるにしたがって、一般的にリーク電流が増加する 傾向にある。

【0035】しかるに、不揮発性半導体記憶装置である 上記フラッシュメモリでは、浮遊ゲート506上の電荷 の有無でデータを記憶しているので、プロセスが微細化 SO よって外部から入力される特定のデータおよび/または

してトンネル酸化膜が薄くなると、リーク電流により電 前が後け易く データが消え易くなるという問題が生じ 5.

10

【10036】特に、4値(2ピット) や8値(3ピッ ト)を記録する多値記録メモリでは、状態間の差(メモ リセルのしきい値電圧Vth間の差)が小さくなるか **ら、上記リーク電流の増加は、一層深刻な問題になる。** 【①①37】また、プロセスが微細化し、トンネル酸化 膜が薄くなると、リーク電流で電荷が抜け易くなるか 16 ち、歩圏まりが悪くなるという問題もある。

【0038】特開昭60-74578号公報には、メモ リセルの周辺回路にメモリセルの書き換え回数を記憶す る手段を内蔵し、メモリセルの書き換え回数が所定値を 越えるごとに、メモリセル記憶内容をリフレッシュする 不揮発性記憶装置の記述がある。書き換え回数が所定値 を越えるごとにリフレッシュすると、ユーザが意図的に リフレッシュする時期を選べないので、読み出しや書き 込みを行おうとした時に、所定回数を越えるとリフレッ シュ動作に入ってしまい、使いにくい。

【0039】特開平1-134793号公報には、電源 弯圧の投入に呼応して、メモリセル記憶内容をリフレッ シュする不揮発性記憶装置の記述がある。

【① 0.4.0 】特願平7-37397号にはワード線電位 を上げ下げして 異なる読み出し電圧の下で2回判定し た結果必要があるとメモリセル記憶内容をリフレッシュ する不揮発性記憶装置の記述がある.

【①①4.1】いずれも、ユーザが意図的にリフレッシュ 動作と読み出し動作を選択できないし、ユーザにリフレ ッシュ動作中かどうか分からないので使い勝手が悪い。 【①042】そこで、この発明の目的は、ユーザが意図 的にリフレッシュ動作を行うことができて使い勝手がよ く、確実なリプレッシュを実行できる不揮発性半導体記 態装置を提供することにある。

[0043]

【課題を解決するための手段】上記目的を達成するため に、請求項1の発明の不揮発性半導体記憶装置は、バス サイクルによって外部から入力される特定のデータおよ び/またはアドレスに応じて所定の動作を行うコマンド 方式でもって、メモリセルのデータを書き換る不揮発性 40 記憶装置であって、リフレッシュコマンドを設定するこ とによって、プロックまたはセクタ単位で上記メモリセ ルの記憶データを書き換えて、上記メモリセルの記憶デ ータをリフレッシュするリフレッシュ手段を備えたこと を特徴としている。

【() () 4.4 】 との請求項1の発明では、ユーザが、上記 リフレッシュコマンドを設定することによって、随時、 リブレッシュを実行できる。したがって、リフレッシュ がやり易くなり、使いやすいメモリを提供できる。

【0045】また、請求項2の発明は、バスサイクルに

11

アドレスに応じて所定の動作を行うコマンド方式でもっ て、メモリセルのデータを書き換える不揮発性記憶装置 であって、シングルブロックリフレッシュコマンドを設 定することによって、ブロックまたはセクタ単位で上記 メモリセルの記憶データを書き換え、上記メモリセルの 記憶データをリフレッシュするリフレッシュ手段を備え たことを特徴としている。

【0046】との請求項2の発明では、ユーザが、上記 シングルブロックリフレッシュコマンドを設定すること によって、随時、リフレッシュを実行できる。したがっ 10 て、リフレッシュがやり易くなり、使いやすいメモリを 提供できる。また、ブロック単位でのリフレッシュが可 能になる。

【0047】また、請求項3の発明は、バスサイクルに よって外部から入力される特定のデータおよび/または アドレスに応じて所定の動作を行うコマンド方式でもっ て、メモリセルのデータの書き換えを行う不揮発性記憶 装置であって、フルチップリフレッシュコマンドを設定 することによって、ブロックまたはセクタ単位で上記メ モリセルの記憶データを書き換え、上記メモリセルの記 26 慥データをリプレッシュするリプレッシュ手段を備えた ことを特徴としている。

【()()48】との請求項3の発明では、ユーザが、上記 フルチップリフレッシュコマンドを設定することによっ て、随時、リブレッシュを実行できる。したがって、リ フレッシュがやり易くなり、使いやすいメモリを提供で きる。また、多數回のシングルブロックリフレッシュに 相当するフルチップリフレッシュを行えるから、リフレ ッシュコマンドの入力に要する手間を省ける。

【0049】また、請求項4の発明は、請求項1乃至3 のいずれか1つに記載の不揮発性半導体記憶装置であっ て、リフレッシュ動作時に、ワード線電位を高電圧回路 出力から与えるようにしたことを特徴としている。

【0050】この請求項4の発明では、リフレッシュ動 作時には、通常の読み出し動作時にワード線に電位を与 える回路とは異なる高電圧回路から、ワード線に電位を 与えるから、リフレッシュ動作の安定化を図れる。

【0051】また、請求項5の発明は、請求項1乃至3 のいずれか1つに記載の不揮発性半導体記憶装置であっ て、上記コマンドが実行されると、内部高電圧発生回路 で、電源電圧以上の高電圧を発生し、ワード線の電位 を、上記高電圧を基にして、通常の読み出し時と同等の ワード複電圧にして、メモリセルからの第1の読み出し を行い、続いて、ワード線の電位を、上記高電圧を基に して、通常の読み出し時よりも高いワード観電圧にし て、メモリセルからの第2の読み出しを行う読み出し手 段と、上記第1の読み出しによって読み出したデータと 上記第2の読み出しによって読み出したデータとを比較 し、この2つのデータが同じであれば、上記メモリセル が記憶しているデータが正常であると判断し、上記2つ 50 【0057】上記2つのデータが不一致であるときに

のデータが異なっていれば、上記メモリセルが記憶して いるデータが異常であると判断する読み出しデータ比較 判断手段とを備え、上記リフレッシュ手段は、上記デー タ比較判断手段が上記データが異常であると判断したと きに、上記メモリセルに弱い書き込みを行って、上記メ モリセルのしきい値電圧を所定値だけ高めるリフレッシ ュ動作を行うことを特徴としている。

12

【0052】この請求項5の発明では、上記読み出し手 段で、通常の読み出しである第1の読み出しと、ワード 線に通常よりも高い電圧を与える第2の読み出しを行 い。上記読み出しデータ比較判断手段で、上記2つの読 み出しによる2つのデータが異なっているときに、リフ レッシュ手段による弱い書き込みを行って、メモリセル のしきい値弯圧を所定値だけ高めてリフレッシュ動作を

【0053】上記2つのデータが不一致であるときに は、浮遊ゲートからの電荷抜けが起こっているから、上 記弱い書き込みでもって、上記浮遊ゲートに電荷を補う ことにより、データの消失を防ける。

【①054】したがって、この請求項5の発明によれ は、メモリセルのデータの異常を検出して、メモリセル のデータを正常に保つリプレッシュ動作を行え、データ の安全性を向上できる。

【0055】また、請求項6の発明は、請求項1乃至3 のいずれか1つに記載の不揮発性半導体記憶装置におい て、上記コマンドが実行されると、内部高電圧発生回路 で、電源電圧以上の高電圧を発生し、ワード線の電位 を、上記高電圧を基にして、通常の読み出し時と同等の ワード線電圧にして、メモリセルからの第1の読み出し を行い、続いて、ワード線の電位を、上記出力電圧VCOH を墓にして、通常の読み出し時よりも低いワード線電圧 にして、メモリセルからの第2の読み出しを行う読み出 し手段と、上記第1の読み出しによって読み出したデー タと上記第2の読み出しによって読み出したデータとを 比較し、この2つのデータが同じであれば、上記メモリ セルが記憶しているデータが正常であると判断し、上記 2つのデータが異なっていれば、上記メモリセルが記憶 しているデータが異常であると判断する読み出しデータ 比較判断手段とを備え、上記リフレッシュ手段は、上記 データ比較判断手段が、上記データが異常であると判断 したときに、上記メモリセルのしきい値を所定値だけ低 めるリフレッシュ動作を行うことを特徴としている。 【0056】との請求項6の発明では、上記読み出し手 段で、通常の読み出しである第1の読み出しと、ワード

線に通常よりも低い電圧を与える第2の読み出しを行 い、上記読み出しデータ比較判断手段で、上記2つの読 み出しによる2つのデータが異なっているときに、リフ レッシュ手段によるを行って、メモリセルのしきい値電 圧を所定値だけ低めてリフレッシュ動作を行う。

14

は、浮遊ゲートへの電荷侵入が起こっているから、上記 消去動作もしくは消去動作後の弱い書き込みでもって、 上記浮遊ゲートの電荷を減少させることにより。 データ の消失を防げる。

13

【0058】したがって、この請求項6の発明によれ は、メモリセルのデータの異常を検出して、メモリセル のデータを正常に保つリフレッシュ動作を行え、データ の安全性を向上できる。

【0059】また、請求項7の発明は、請求項5に記載 断手段が、上記データが異常であると判断して、上記り フレッシュ手段が、上記メモリセルに弱い書き込みを行 っているときに、上記メモリセルに弱い書き込みを行う 必要がある旨の情報ビットを、上記メモリセルが嘆する ブロックのブロックステータスレジスタもしくはステー タスレジスタに設定し、上記明い書き込みによるリフレ ッシュ動作が完了すれば、上記情報ビットをクリアする メモリリフレッシュ動作状態報知手段を備えたことを特 徴としている。

レッシュ動作状態報知手段によって、上記メモリセルに 弱い書き込みを行う必要がある旨の情報ビットを上記レ ジスタに設定し、上記明い書き込みが完了すれば、上記 **精報ビットをクリアする。したがって、メモリセルに書** き込みを行うという比較的時間がかかる動作が行われて いるが否かを、この情報ビットでユーザに知らせること

【0061】また、請求項8の発明は、請求項6に記載 の不揮発性半導体記憶装置において、上記データ比較判 断手段が、上記データが異常であると判断して、上記リ フレッシュ手段が、上記メモリセルのしきい値を所定値 だけ低めるリプレッシュ動作を行っているときに、上記 メモリセルのリフレッシュ動作を行う必要がある旨の情 報ビットを、上記メモリセルが属するブロックのブロッ クステータスレジスタもしくはステータスレジスタに設 定するメモリリフレッシュ動作状態報知手段を備えたこ とを特徴としている。

【0062】との請求項8の発明では、上記メモリリフ レッシュ動作状態報知手段によって、上記メモリセルの しきい値を所定値だけ低めるリフレッシュ動作を行う必 要がある旨の情報ビットを上記レジスタに設定し、上記 リフレッシュ動作が完了すれば、上記情報ビットをクリ アする。したがって、メモリセルのリフレッシュいう比 較的時間がかかる動作が行われているが否かを、この情 銀ビットでユーザに知らせることができる。

【0063】また、上記メモリセルのしきい値を所定値 だけ低めるには、浮遊ゲートから電荷を抜く必要があ り、消去動作を行う必要がある。しかし、消去動作は、 ブロックもしくはセクタ単位で行う必要があり、目的の メモリセルだけを消去することはできない。したがっ

て、上記メモリセルが属するブロックを補去する必要が あるという情報をレジスタに設定するのである。そし て、レジスタ読み出しモード時に、このレジスタから、 デバイスの外部に上記情報を読み出すことによって、ユ ーザに上記情報を知らせることができる。

【0064】また、請求項9の発明は、請求項5または 6に記載の不揮発性半導体記憶装置において、上記リフ レッシュ手段が行うリフレッシュ動作の対象となるメモ リセルが属するプロックが所定サイズよりも小さいか否 の不율発性半導体記憶装置において、上記データ比較判 10 かを判断するブロックサイズ判定手段を有し、上記リフ レッシュ手段は、上記プロックサイズ制定手段が、上記 プロックが所定サイズよりも小さいと判断したときに は、上記リフレッシュ動作時に、内蔵記憶部に上記プロ ックのデータを退避してから、上記プロックのデータを 消去し、その後、上記内蔵記憶部に退退したデータを上 記メモリセルに書き込むことを特徴としている。

【0065】との請求項9の発明では、上記プロックサ イズ判定手段で、リフレッシュ動作の対象となるメモリ セルが属するブロックが所定サイズよりも小さいか否か 【0060】この請求項?の発明では、上記メモリリフ 20 を判断し、上記所定サイズよりも小さいと判断したとき には、内蔵記憶部に上記ブロックのデータを退避し、上 記ブロックのデータを消去してから、上記内蔵記憶部に 退避したデータを上記メモリセルに書き直す(リフレッ シュする)ことができる。

> 【0066】また、請求項10の発明は、請求項5また は6に記載の不揮発性半導体記憶装置において、上記リ フレッシュ手段が行うリフレッシュ動作の対象となるメ モリセルが属するブロックが所定サイズよりも小さいか 否かを判断するプロックサイズ判定手段を有し、上記り フレッシュ手段は、上記プロックサイズ判定手段が、上 記ブロックが所定サイズよりも小さくないと判断したと きには、上記リフレッシュ動作時に、外部の記憶部に上 記プロックのデータを返避してから、上記プロックのデ ータを消去し、その後、上記外部記憶部に退避したデー タを上記メモリセルに書き込むことを特徴としている。 【0067】この請求項10の発明では、上記プロック サイズ判定手段で、リフレッシュ動作の対象となるメモ リセルが属するブロックが所定サイズよりも小さくない ときには、外部の記憶部に上記プロックのデータを退避 し、上記プロックのデータを消去してから、上記外部記 慥部に返避したデータを上記メモリセルに書き込むこと ができる。

【0068】また、請求項11の発明は、請求項9また は10に記載の不揮発性半導体記憶装置において、上記 ブロックのデータを退避する記憶部を、不揮発性記憶装 置で構成したことを特徴としている。

【0069】との請求項11の発明では、上記ブロック のデータを退避する記憶部を、不揮発性記憶装置で構成 したから、リプレッシュ中の電源オブによる退選データ 50 の消失を防止できる。

【0070】また、請求項12の発明は、請求項1また は2 に記載の不揮発性半導体記憶装置において、上記リ フレッシュ手段は、リフレッシュ中断コマンドでもって リプレッシュ動作を一時中断し、リプレッシュ再開コマ ンドでもって一時中断したリフレッシュ動作を再開する ことを特徴としている。

15

【①①71】この請求項12の発明では、比較的時間の かかるリフレッシュ動作を、上記リフレッシュ中断コマ ンドで中断させて、別の動作の真行を可能にでき、この よって一時中断したコマンドを再関することができる。 したがって、この請求項12の発明によれば、使い勝手 のよい不揮発性メモリを実現できる。

【0072】また、請求項13の発明は、請求項12に 記載の不揮発性半導体記憶装置において、上記リフレッ シュ中断コマンドを、消去中断コマンドで兼用してお り、上記リフレッシュ再開コマンドを、稍去再開コマン ドで兼用していることを特徴としている。

【10073】との請求項13の発明では、リフレッシュ 中断コマンド,リフレッシュ再開コマンドを、消去中断 20 【0085】ライトステートマシン1は、コマンドステ コマンド,消去再関コマンドでもって兼用しているか ち、コマンドの数の増加を抑えることができ、副御を簡 潔にできる。

【①074】また、請求項14の発明は、請求項1万至 13のいずれか1つに記載の不揮発性半導体記憶装置お いて、1つのメモリセルに多値データを記憶するように なっていることを特徴としている。

【①①75】この請求項14の発明では、多値データを 記憶するメモリセルのリフレッシュ動作を確実に行え

【0076】また、請求項15の発明は、請求項5また は6 に記載の不揮発性半導体記憶装置において、上記り フレッシュ手段は、上記メモリセルへ複数回の書き込み を行って、しきい値電圧を多段階に変えることによっ て、書き換えを行うことを特徴としている。

【0077】との請求項15の発明では、多段階書き込 みでもって、リプレッシュを実行するから、リプレッシ ュ動作の確実性をさらに向上できる。 すなわち 書き込 みパルスを少なくとも2回以上出力させて、しきい値状 ス出力だけで、状態1から状態2を越えてしまうといっ た書き込みミスの確率を低くできる。

[0078]

【発明の真施の形態】以下、本発明を図示の真脳の形態 により、詳細に説明する。

【0079】図1に、本発明の不揮発性半導体記憶装置 の実施の形態としてのフラッシュメモリのブロック図を

【0080】とのフラッシュメモリは、ライトステート マシン(WSM)」とブロック選択回路2を含んだ書込 50 続されている。なお、上記メモリセル群32は、ソース

/硝去/選択部3と、硝去/書込み電圧発生回路5とコマ ンドステートマシン (CSM) 6を備えている。

16

【()()81】上記書込/補去/選択部3は、ローデコーダ 7とセンスアンプ8とコラムデコーダ10とn個の消去 ブロック!!とブロック選択回路2を有している。

【①①82】上記ライトステートマシン1には、上記荷 去/春込み電圧発生回路5からの信号が入力されるよう になっている。また、上記コマンドステートマシン6に は、/WE信号と/CE信号と/OE信号およびリセット 別の動作が終われば、上記リフレッシュ再関コマンドに 10 信号が入力されるようになっている。そして、このコマ ンドステートマシン6 および上記書込/補去/選択部3 は、データ線およびアドレス線に接続されている。

> 【0083】上記消去/書込(プログラム)電圧発生回 路5は、外部電源Vccに接続されていて、約12Vの 高電圧を発生し、負ゲート消去を行う場合にはマイナス 電位を発生する。

> 【10084】また、コマンドステートマシン6は、入力 されたコマンドを解読し、ライトステートマシーン1に 解読した結果を送る。

ートマシン6から入力されたコマンドに対応した消去動 作や書き込み動作等を実行する。 コラムデコーダ 1() は、ワード線を選択し、ローデコーダではビット線を選 択する。

【①086】ローデコーダ?で選択されたビット線はセ ンスアンプ8で記憶状態をセンスされる。プロック選択 回路2は、n個ある消去ブロック11,11,11…(ま たはセクタ」から1個の消去ブロック11を選択して、 そのブロックが消去禁止 (ブロックロック状態) されて 30 いない時にはブロックのデータを一括消去する。なお、 上記消去ブロック11を消去セクタとしてもよい。

【①087】次に、図3に、この実施の形態のセンスア ンプ31とメモリセル群32が接続された回路を示す。 このメモリセル群32は、複数個のメモリセルX0.X 1,…、Xnからなる。このメモリセルとしては、図5に 示す従来のものを用いても良く、強誘電体薄膜をゲート 酸化膜に用いたメモリセルを用いてもよい。強誘電体薄 膜をゲート酸化膜としたメモリセルによれば、分極反転 を利用するので、従来のように、極く薄いトンネル酸化 庶1からしきい値状態2へ移行させるから、1回のパル 40 膜を用いなくても良く、さらに、高集積化できる利点が

> 【①088】上記メモリセル群32は、対応するトラン ジスタ35に接続され、このトランジスタ35はトラン ジスタ36に接続されている。そして、このトランジス タ36はトランジスタ37に接続され、トランジスタ3 -7は電源に接続されている。上記トランジスタ35と3 6との接続線はインバータ39を介してトランジスタ3 6のゲートに接続されている。また、上記トランジスタ 36と37との接続線はセンスアンプ31の入力側に接

電位スイッチ38に接続されている。

【10089】次に、図4に、この実施形態におけるリフ レッシュ動作時に使用するワード線電位発生回路を示 す。このワード線尾位発生回路は、分圧用抵抗21とセ ンスアンプ8を有し、図1のローデコーダ7に接続され ている。また、このワード領電位発生回路は、ライトス テートマシン1に内蔵されている。

17

【① 090】とのワード線電位発生回路は、上記分圧用 抵抗21によって、電位VH日を抵抗分割してリフレッ のである。上記電位VHHは、図1に示した消去/書き 込み電圧発生回路5で発生される。

【0091】上記分圧用抵抗21は、複数のタップ21 A,21B,21C,21D,21E,...,21F,21G& 備える。このタップ21A,21B,21C,21D,21 E, 21F, 21Gは、スイッチ25によって、いず れかが選択されて、センスアンプ8に接続される。

【0092】上記タップ21A~21Gからは、それぞ れ、電圧V4,V4-△V,V3+△V,V3,V3-△V, ···,Vゅ+△V,Vゅが出力される。リフレッシュ動作時 20 に、ライトステートマシン1が出力する選択信号によっ て 上記タップ21A~21Gの内からどれかが選択さ れる.

【0093】とのワード線電位発生回路は、センスアン プ22に入力される信号の1がHレベルのときに動作を 開始し、このワード線電位発生回路の出力は、図1のロ ーデコーダ7に出力される。

【0094】この実施形態において、図1に示す/CE ピン52と、/WEピン51を共にしレベルにした第1 サイクル目に、図9のデータA7月(Hは16進数)を 35 下にし、消去する。 データピンに入力し、引き続き、/CEピン52と/WE ピン51を共にしレベルにした第2サイクル目に、デー タDO目を入力する。これにより、コマンドステートマ シン6に、フルチップ消去コマンドが入力される。

【①①95】通常、消去動作は、消去するブロック内の 全メモリセルにデータ「①」を書き込む(しきい傾弯圧 Vthを大にする)ステップから始まる。そして、全メ モリセルのしきい値電圧Vthが規定値以上に揃うと、 梢去するブロックを一括消去する(しきい・値弯圧Vth を小にする)ステップに進む。これら一連の動作はライ 40 トステートマシン3が実行する。

【0096】次に、図2に、この実施形態が4値メモリ セルを備える場合に、この4値メモリセルのしきい値電 圧Vthと、このしきい値電圧Vthに対向するデータ (11,10,01,00)を示す。

【①097】上記4値メモリセルのしきい値弯圧Vth が電位V1以下の状態を状態1と呼び、データ11に対 応させる。また、上記4値メモリセルのしきい値電圧V thが電位V2以下の状態を、状態2と呼び、データ1

Vthが電位V3以下の状態を状態3と呼び、データ() 1に対応させる。また、上記4値メモリセルのしきい値 電圧Vthが電位V3以上の状態を状態4と呼び、デー 夕()()に対応させる。

18

【0098】図2に示すように、V1とV0.V2とV 1, V3とV2, V4とV3 それぞれの略中央の電圧値 でメモリセル敷が最大になっている。

【りり99】この真施形態の不揮発性半導体記憶装置の 入出力データが、8ビット(b7,b6,b5,b4,b シュ動作に必要なワード線電位の基準電圧を発生するも(10~3,D2、D1,D0)のときには、2ピットを一単位 とする。すなわち、(b7、b6) (b5,b4). (b3, b2). (b1,b0)をメモリセル4個で記 **慥する。また、場合によっては、連続しないビットずつ** を組にしてもよい。例えば、(り7,り3)、(り6、 b2)、(b5、b1)、(b4,b0)を組にする。 また、8値メモリセルでは、3ピットを一単位にする。 【0100】上記4値メモリセルでは、4値メモリセル にデータ()()を書き込む時には、図2の状態4以外の状 騰から4値メモリセルに弱く書き込みを行い、4値メモ リセルのしきい循電圧Vthを電位V3以上に上げる。 また。4値メモリセルにデータ()1を書き込む場合に は、図2の状態3以下の状態から弱く書き込みを行い、 4値メモリセルのしきい値電圧Vthを電位V2以上か つ電位V3以下にする。また、上記4値メモリセルにデ ータ10を書き込む場合には、図2の状態2以下の状態 から弱く書き込みを行い、4値メモリセルのしきい値電 圧Vinを電位Vi以上がつ電位V2以下にする。ま た。上記4値メモリセルにデータ11を書き込む場合に は、しきい値電圧VIhを状態1、すなわち電位V1以

【0101】上記頭い書き込みとは、ワード線電位また はピット線電位を下げた書き込み、あるいは、書き込み パルス幅が狭い状態の書き込みを言い。一回の書き込み パルスでメモリセルのしきい値電圧Vthが少しずつ上 がる書き込みを言う。

【0102】図2に示す状態1から状態2へ変化させる のに必要な書き込みパルス印加数を少なくとも3回以上 必要にすると、書込み時に誤って状態2を越えてしまう 確率が小さくなる。

- 【① 1 0 3 】とれに対し、1回の書き込みパルスで、状 騰1から状態2へ変化すると、状態1内で少しデータが 劣化した場合にバルスが印加されると、状態が1から2 に変わってしまい、状態1内でリフレッシュできない。 【①104】また、2回の書き込みパルスで、状態1か ち状態2へ変化させる場合には、特に、多値記憶の場合 には、状態1内でほんの少しだけデータが劣化した場合 にパルスが印刷されると、状態が変わってしまう可能性 や、誤ってリフレッシュバルスが印加されると状態が変 わってしまう可能性がある。したがって、リフレッシュ ①に対応させる。また、4値メモリセルのしきい値電圧 50 動作により誤ったデータが書かれる可能性が生じる。

19

【0105】したがって、この実施形態のように、3回以上のバルスで状態1から状態2へ変化するような回路構成にすることが望ましい。もっとも、状態変化に要する書き込みバルス印加の回数を2回以上にした場合でも、1回にした場合に比べれば誤データ書込みを防ぐ効果がある。

【①106】図9に、フラッシュメモリのコマンドの一抜枠側を示す。なお、ユーザが入力したコマンドは、コマンドステートマシン6でコマンドを認識して、この認識したコマンドをライトステートマシン1で実行する。【①107】ブロック消去コマンドは、/CEピン52と、/WEピン51を共にLレベルにした第1サイクル目に、データ20H(Hは16進数)をデータピンに入力し、引き続いて、/CEピン52と /WEピン51とを共にLレベルにした第2サイクル目に、データDOHと消去したいブロックアドレスを入力する。

【0108】書き込みコマンドは、/CEピン52と / WEピン51を共にLレベルにした第1サイクル目に、データ40日(Hは16連数)をデータピンに入力し、引き続いて、/CEピン52と/WEピン51とを共にL 20レベルにした第2サイクル目に、メモリセルに書き込みたいデータとメモリセルのアドレスを入力する。

【①109】消去動作は、通常、時間が長くかかるので、消去中断コマンドがある。消去中断コマンドは、/ CEピン52と /WEピン51を共にしレベルにした第1サイクル目に、データBOH (Hは16道数)をデータピンに入力する。中断を止め、消去動作を再開するには、再関コマンドを用いる。つまり、/CEピン52と/WEピン51を共にしレベルにした第1サイクル目に、データDOH (日は16道数)をデータピンに入力 30 する。

【0110】 【メモリセルからの読み出し動作】次に、この実施形態において、図3に示したメモリセル群32のデータを読む場合の動作を説明する。メモリセル群32は、メモリセルX0~Xnで構成されている。通常の読み出しのときには、ワード線電位は、電位V1、V2、V3に設定される。図3に示す信号Y0からYnのうちの1つが、図1のコラムデコーダ10によって選択される。1つのコラムデコーダ10には、X0からXmのメモリセルが接続されている。そして、X0からXmのメモリセルのうちの1つが、ロウデコーダ7によって選択される。

【①111】ここで、選択されたメモリセルのデータを競せために、まず、ワード領電位を電位V1にする。選択されたメモリセルが状態1であれば、このメモリセルがオンするので、電流が流れ、図3のセンスアンブ31の出力Sourは、Lレベルになる。一方、上記選択されたメモリセルの状態が状態1でなければ、この選択されたメモリセルはオフし、センスアンブ31の出力SourはHレベルになる。

【①112】そして、センスアンプ31の出力Soutが 日レベルになると、ワード線電位をV2に上げる。ここ で、選択されたメモリセルが状態2であれば、このメモ リセルはオンして、電流が流れ、センスアンプ31の出 力Soutはレーベルになる。

20

【①113】一方、上記選択されたメモリセルが状態3 または状態4であれば、このメモリセルはオフし、センスアンプ31の出力SoutはHレベルになる。

【①114】そして、センスアンフ31の出力Soutが 10 目レベルになると、ワード線電位をV3に上げる。この とき、盗択されたメモリセルが状態3であれば、このメ モリセルはオンして、電流が流れ、センスアンプ31の 出力SoutはLレベルになる。一方、上記選択されたメ モリセルが状態4であれば、このメモリセルはオフする ので、センスアンプ31の出力Soutは目レベルにな り、メモリセルのデータを読み出すことができるように なる。

【0115】 (リフレッシュ動作) リフレッシュ動作は、ユーザが設定したコマンドに基づき、ライトステートマンン3で実行される。

[0116] リフレッシュ動作は、次のようにして行われる。まず、上記読み出しと同じように、選択されたワード線の電位をV1,V2,V3,V4と変化させ、メモリセルがオンする電位にまで、ワード線電位を上げる。【0117】ワード線電位を徐々に上げてゆき。電位Vm(mは1から4の整数)でメモリセルがオフからオンに変化したとき。ワード線電位を【VmームV(ムVは定数)】まで下げる。このとき。上記メモリセルがまだオンしていれば、このメモリセルの記憶状態が正常であると判断する。一方、このとき、上記メモリセルがオフすると、上記メモリセルのしきい値電圧Vthが上昇しており、記憶状態が異常になっているから、このメモリセルの記憶データを消去し、このメモリセルに再びデータを書き込む必要があると判断する。すなわち、リフレッシュが要求される。

[0118]次に、ワード線電位を、 {Vm-1+△V (△Vは定数)} まで下げる。このとき、メモリセルがオンするということは、メモリセルの浮遊ゲートから電子が逃げているということなので、このメモリセルがオフ になるまで、このメモリセルに弱い書き込みを行う。

【①119】なお、図2の状態m=状態4をリプレッシュする場合には、上記動作において、ワード線電位をV4にする工程と、ワード線電位を {V4-△V(△Vは定数)}まで下げる工程とを含いてもよい。

【0120】 (シングルブロックリプレッシュコマンドを用いたリフレッシュ動作)次に、シングルブロックリフレッシュコマンドを用いたリフレッシュ動作について説明する。

【0121】とのシングルブロックリフレッシュコマン 50 下は、シングルブロック(またはセクタ)消去コマンドの ように、2 サイクルコマンドでリフレッシュを実行したいブロックアドレスを指定するものである。図10に、1サイクル目にデータ30Hを書き込み、2 サイクル目にデータD0Hを書き込むように、ブロックアドレスを実行する一例を示す。

21

【0122】そして、コマンドステートマシン6は、入力されたコマンドを解読し、ライトステートマシン(WSM)1に、解読した結果を送る。

【①123】リフレッシュ勢作時には、プログラム動作がない場合には、フラッシュメモリでは、特別なステー時と同じように、ボンプ回路やDC - DC変換回路で構10 タスレジスタにリフレッシュ要求ビットをセットする。 成された内部高電位発生回路である消去/書込み電圧発なお、このリフレッシュ要求ビットは、該当ブロックの生回路5が動作し、内部高電圧V目目が発生する。 ブロックステータスレジスタ(消去ブロック毎にある2

【①124】近年、不揮発性記憶回路の外部電源VCCは、5Vから3Vに低下しているので、リフレッシュ動作時のワード領電位(2値記憶時には通常約5V必要)を発生させるためには、約12Vの内部高圧VHHを利用する。

【0125】図4に示すワード線電位発生回路では、上記消去/書込み電圧発生回路5からの電位VHHを分圧抵抗21で抵抗分割して、リフレッシュ動作に必要な電位を得ている。ライトステートマシン1は、プロックの最初のアドレスを選択するために、最初のアドレスを発生して、リフレッシュ動作を開始する。このリフレッシュ動作は、上述したように、消去(イレース)動作を伴うので、単独のメモリセルを消去して、リフレッシュすることはできない。

【①126】通常は、ブロック単位(またはセクタ単位) のデータを別の記憶部に一旦退避した後に、そのブロックのデータを消去し、それから、上記退避したデータを 上記ブロックに再度書き直す必要がある。

【0127】したがって、同一チップ内に退避用の記憶部分がない場合に、フラッシュメモリでは、ステータスレジスタ(またはブロックステータスレジスタ)の所定のビットに、リフレッシュ要求ビットを設定する。

【①128】そして、ブロックの最初のアドレスのリフレッシュ動作を終了すると、ライトステートマシン1は、次のアドレスを発生し、次のアドレスのリフレッシュ動作を実行する。ライトステートマシン1は、次々とアドレスを変えて、必要であれば、データのリフレッシュを行い、該当するブロックすべてのメモリセルのデー 40 タをリフレッシュする。

【①129】 【フルチップリフレッシュコマンドを用いたリフレッシュ動作】次に、フルチップリフレッシュコマンドを用いたリフレッシュ動作を説明する。

【①130】フルチップリフレッシュコマンドは、フルチップ消去コマンドのように、個々のプロックのリフレッシュ動作を次々に行うためのコマンドである。たとえば、図10には、1サイクル目にデータB7日を書き込み、2サイクル目にデータD0日を書き込む一例を示す。とのよう。トホルをよるに、プロック一経選夫(人

レース)を伴うリフレッシュ動作が必要なときには、ブロック単位(または、セクタ単位)に一括消去を行うので、単独のメモリセルを消去することはできない。そのため、通常、ブロック単位(または、セクタ単位)のデータを別の記憶部に一旦退退して、該当ブロックにおけるデータを消去した後に、退避したデータを該当ブロックに再び書き直す必要がある。

【0131】しかし、同一チップ内に退避用の記憶部分がない場合には、フラッシュメモリでは、特別なステータスレジスタにリフレッシュ要求ビットをセットする。なお、このリフレッシュ要求ビットは、該当ブロックのブロックステータスレジスタ(補去ブロック毎にあるステータスレジスタ)に設定してもよい。また、図6に示す一般的なステータスレジスタ(CSR)の所定ビットにリフレッシュ要求ビットを出力、つまりR1をHレベルに設定してもよい。

する。 【①132】このリフレッシュ動作は、ブロック単位で 【①125】図4に示すワード複電位発生回路では、上 行うので、比較的長い時間かかる。このリフレッシュ動 記消去/書込み電圧発生回路5からの電位VHHを分圧 作の最中に電腦異常があると、その旨を、図6に示すス 抵抗21で抵抗分割して、リフレッシュ動作に必要な第 20 テータスレジスタに出力し、ビット3のVPSSをHレ 位を得ている。ライトステートマシン1は、ブロックの ベルにする。

【り133】リフレッシュ中には、ステータスレジスタのリフレッシュ中ビットをセットする。ずなわち、図6のビット2のR2を目レベルにセットする。これによって、リフレッシュ中であることをユーザが知ることができるようになり、使いやすいメモリを実現できる。

【①134】また、リフレッシュ動作中のブロックステータスレジスタにも、リフレッシュ中であるという情報をセットすると、さらに使い易いメモリとなる。 各消去 30 ブロックごとにあるこのようなステータスレジスタを、通常、ブロックステータスレジスタと言う。

【り135】また、リフレッシュ動作は、比較的長い時間かかるので、リフレッシュ中断コマンドがあると使いやすい。コマンドステートマシン6にリフレッシュ中断コマンドが入力されると、コマンドステートマシン6は、この入力されたリフレッシュ中断コマンドを解説し、ライトステートマシン1に解読した結果を送る。すると、ライトステートマシン1は、リフレッシュ動作を一時中断し、読み出し動作を可能にする。これにより、リフレッシュ動作の途中で読み出し動作が可能になって、使い勝手の良いメモリを提供できる。

【0136】また、上記読み出し動作を可能にすると同時に、書き込み動作、シングルブロック消去動作などを可能にすると、さらに使い勝手が良くなる。

【①137】上記リフレッシュ動作の中断後に、リフレッシュ動作を再開するには、リフレッシュ再開コマンドを用いる。なお、このリフレッシュ再開コマンドを、消去再開コマンドと最用するとコマンドの数が増えないから、制御を簡潔化できる利点がある。

す。このとき、上述したように、ブロック一括消去(イ 50 【1)138】次に、図7に、本発明の上記実施形態から

なる不揮発性半導体記憶装置71を複数個備えた記憶装 置を示す。この記憶装置は、CPU制御部70と、n個 の不揮発性半導体記憶装置?1と、DRAMもしくはS RAMまたは不揮発性メモリからなる退避用メモリ72 とを有し、それぞれが、副御信号線で3.アドレス線で 4、データ線75に接続されている。

23

【り139】との記憶装置では、制御信号線73から定 期的(または電源オン時または電源オフ前)に、各不揮 発性記憶装置71,71…に、リフレッシュ開始コマン 下を順次入力する。電源オン時には、システム立ち上げ、10、億データをリプレッシュするリプレッシュ手段を構え に必要なプログラムが入った記憶装置?」だけを読み出 し、他の不揮発性記憶装置?1にリプレッシュコマンド を順次入力し、記憶データをリフレッシュする。最後 に、システム立ち上げに必要なプログラムが入った記憶 装置?1の記憶データをリプレッシュする。

【0140】なお、図7に示すように、消去ブロックサ イズ以上の記憶容置を持つRAM(ランダムアクセスメ モリ)、または、強誘電体不揮発性メモリを、返避用メ モリ72として装備するとリフレッシュ動作を確実に実 行できる。

【り141】次に、図8に、本発明の他の実施形態とし ての不揮発性半導体記憶装置のブロック図を示す。

【0142】この実施形態は、各消去ブロック11が、 ブロックプロテクト設定部分!laを有している点と。 コマンドステートマシン6がライトプロテクト信号WP を出力するWP信号発生回路66を備えている点とが、 図1に示した実施形態と異なっている。

【0143】上記WP信号発生回路66が出力したライ トプロテクト信号WPがHレベルのときに、プロックプ ロテクト設定部分112が有効になる。そして、ブロッ クプロテクト設定部分11aがHレベルのときに、該当 プロック11のデータ書き換えが禁止される。ただし、 プロックプロテクト設定部分11aが、Lレベルのとき には、該当プロック!」を書き換えることが可能であ る.

【①144】ライトプロテクト信号WPがLレベルのと きには、ブロックプロテクト設定部分11aは無効にな り、ブロックプロテクト設定部分BPの目レベル、Lレ ベルにかかわることなく。該当プロック11のデータ書 き換えが可能になる。

【り145】なお、上記実施の形態では、不揮発性半導 体記憶装置を構成するメモリセルとしては、図5に示す 従来のものを用いても良く、強誘電体薄膜をゲート酸化 腹に用いたメモリセルを用いてもよい。強誘電体薄膜を ゲート酸化膜としたメモリセルによれば、分極反転を利 用するので、従来のように、極く薄いトンネル酸化膜を 用いなくても良く、さらに、高集績化および低電圧化で きる利点がある。

【①146】なお、消去状態が上記説明の逆の場合、つ まり、メモリセルのしきい値弯圧Vthが大きいことを「50」読み出しデータ比較判断手段で、上記2つの読み出しに

消去状態に対応させる場合には、消去動作時にメモリセ ルのしきい値電圧VIhを一括して大きくプログラムし てから、個々のメモリセルのしきい値電圧Vthを低く する.

24

[0147]

【発明の効果】以上より明らかなように、請求項1の発 明の不恒発性半導体記憶装置は、リフレッシュコマンド を設定することによって、ブロックまたはセクタ単位で メモリセルの記憶データを書き換えて、メモリセルの記

【り148】との請求項1の発明では、ユーザが、リフ レッシュコマンドを設定することによって、随時、リフ レッシュを実行できる。したがって、リフレッシュがや り易くなり、使いやすいメモリを提供できる。

【0149】また、請求項2の発明は、シングルブロッ クリフレッシュコマンドを設定することによって、プロ ックまたはセクタ単位でメモリセルの記憶データを書き 換え メモリセルの記憶データをリフレッシュするリフ 20 レッシュ手段を備えた。

【0150】との請求項2の発明では、ユーザが、シン グルブロックリフレッシュコマンドを設定することによ って、随時、リフレッシュを実行できる。したがって、 リフレッシュがやり易くなり、使いやすいメモリを提供 できる。また、ブロック単位でのリフレッシュが可能に なる。

【0151】また、請求項3の発明は、フルチップリフ レッシュコマンドを設定することによって、プロックま たはセクタ単位でメモリセルの記憶データを書き換え、 30 メモリセルの記憶データをリフレッシュするリフレッシ ュ手段を借えた。

【0152】との請求項3の発明では、ユーザが、フル チップリフレッシュコマンドを設定することによって、 随時、リフレッシュを実行できる。したがって、リフレ ッシュがやり易くなり、使いやすいメモリを提供でき る。また、多数回のシングルブロックリフレッシュに相 当するフルチップリフレッシュを行えるから、リフレッ シュコマンドの入力に要する手間を省ける。

【0153】また、請求項4の発明は、請求項1乃至3 40 のいずれか1つに記載の不揮発性半導体記憶装置であっ て、リフレッシュ動作時にワード線電位を高電圧回路出 力から与えるようにした。

【0154】との請求項4の発明では、リフレッシュ動 作時には、通常の読み出し動作時にワード線に電位を与 える回路とは異なる高電圧回路から、ワード線に電位を 与えるから、リフレッシュ動作の安定化を図れる。

【0155】また、請求項5の発明は、読み出し手段 で、通常の読み出しである第1の読み出しと、ワード線 に通常よりも高い弯圧を与える第2の読み出しを行い、

よる2つのデータが異なっているときに、リフレッシュ 手段による弱い書き込みを行って、メモリセルのしきい 値電圧を所定値だけ高めてリフレッシュ動作を行う。上 記2つのデータが不一致であるときには、浮遊ゲートか ろの電荷抜けが起こっているから、上記頭い書き込みで もって、上記浮遊ゲートに電荷を補うことにより、デー タの消失を防げる。

25

【0156】したがって、この請求項5の発明によれ は、メモリセルのデータの異常を検出して、メモリセル のデータを正常に保つリフレッシュ動作を行え、データ 10 の安全性を向上できる。

【0157】また、請求項6の発明は、読み出し手段 で、通常の読み出しである第1の読み出しと、ワード線 に通常よりも低い電圧を与える第2の読み出しを行い、 読み出しデータ比較判断手段で、上記2つの読み出しに よる2つのデータが異なっているときに、リフレッシュ 手段によって メモリセルのしきい値電圧を所定値だけ 低めてリフレッシュ動作を行う。上記2つのデータが不 一致であるときには、浮遊ゲートへの電荷侵入が起こっ ているから、消去動作もしくは消去動作後の弱い書き込 20 みでもって、浮遊ゲートの電荷を減少させることによ り、データの消失を防げる。

【0158】したがって、この請求項6の発明によれ は、メモリセルのデータの異常を検出して、メモリセル のデータを正常に保つリフレッシュ動作を行え、データ の安全性を向上できる。

【0159】また、請求項での発明は、メモリリフレッ シュ動作状態報知手段によって、メモリセルに弱い書き 込みを行う必要がある旨の情報ビットをレジスタに設定 アする。したがって、メモリセルに書き込みを行うとい う比較的時間がかかる動作が行われているか否かを、こ の情報ビットでユーザに知らせることができる。

【0160】また、請求項8の発明は、メモリリフレッ シュ動作状態報知手段によって、メモリセルのしきい値 を所定値だけ低めるリフレッシュ動作を行う必要がある 旨の情報ビットをレジスタに設定し、リフレッシュ動作 が完了すれば、情報ビットをクリアする。したがって、 メモリセルのリフレッシュいう比較的時間がかかる動作 が行われているか否かを、この情報ビットでユーザに知 40 ちせることができる。

【0161】また、上記メモリセルのしきい値を所定値 だけ低めるには、浮遊ゲートから電荷を抜く必要があ り、消去動作を行う必要がある。しかし、消去動作は、 ブロックもしくはセクタ単位で行う必要があり、目的の メモリセルだけを消去することはできない。したがっ て、上記メモリセルが属するブロックを消去する必要が あるという情報をレジスタに設定するのである。そし て、レジスタ読み出しモード時に、このレジスタから、

ーザに上記情報を知らせることができる。

【0162】また、請求項9の発明は、ブロックサイズ 判定手段で、リフレッシュ動作の対象となるメモリセル が属するプロックが所定サイズよりも小さいか否かを判 断し、上記所定サイズよりも小さいと判断したときに は、内蔵記憶部に上記ブロックのデータを退避し、上記 ブロックのデータを消去してから、内蔵記憶部に退避し たデータをメモリセルに書き直す(リフレッシュする)こ とができる。

【0163】また、請求項10の発明は、ブロックサイ ズ判定手段で、リフレッシュ動作の対象となるメモリセ ルが属するブロックが所定サイズよりも小さくないとき には 外部の記憶部に上記プロックのデータを退退し、 上記プロックのデータを消去してから、外部記憶部に退 避したデータをメモリセルに書き込むことができる。

【0164】また、請求項11の発明は、上記ブロック のデータを退避する記憶部を、不揮発性記憶装置で構成 したから、リプレッシュ中の電源オブによる退避データ の消失を防止できる。

【0165】また、請求項12の発明は、比較的時間の かかるリフレッシュ動作を、リフレッシュ中断コマンド で中断させて、別の動作の実行を可能にでき、この別の 動作が終われば、リフレッシュ再関コマンドによって一 時中断したコマンドを再開することができる。したがっ て、この請求項12の発明によれば、使い勝手のよい不 **担発性メモリを実現できる。**

【0166】また、請求項13の発明は、リフレッシュ 中断コマンド、リフレッシュ再開コマンドを、補去中断 コマンド、消去再開コマンドでもって兼用しているか し、弱い書き込みが完了すれば、上記情報ビットをクリ 30 ち、コマンドの数の増加を抑えることができ、副御を簡 浓にできる。

> 【0167】また、請求項14の発明は、請求項1万至 13のいずれか1つに記載の不揮発性半導体記憶装置お いて、1つのメモリセルに多値データを記憶するから、 多値データを記憶するメモリセルのリフレッシュ動作を 確実に行える。

【0168】また、請求項15の発明は、多段階書き込 みでもって、リフレッシュを実行するから、リフレッシ ュ動作の確実性をさらに向上できる。 すなわち、書き込 - みパルスを少なくとも2回以上出力させて、しきい値状 騰1からしきい値状態2へ移行させるから、1回のパル ス出力だけで、状態1から状態2を越えてしまうといっ た書き込みミスの確率を低くできる。

【図面の簡単な説明】

【図1】 この発明の不揮発性半導体記憶装置の実施の 形態の主要部のブロック図である。

【図2】 上記実施の形態のメモリセルのしきい値電圧 Vthと記憶データを示す図である。

【図3】 上記実施形態のセンスアンプとメモリセルと デバイスの外部に上記情報を読み出すことによって、ユ 50 の接続を示す回路図である。

(15)

特闘平11-162182

28

【図4】 上記実施形態のワード線電位発生回路の回路 図を示す。

27

【図5】 浮遊ゲート型電界効果トランジスタ構造を有 したメモリセルの構造図である。

【図6】 上記実施形態で用いるステータスレジスタの 一側を示す図である。

【図7】 この発明のいま1つの実施形態を示すプロック図である。

【図8】 上記実施形態の変形例を示すブロック図である。

【図9】 不御発性半導体記憶装置のコマンドの一例を 示す図表である。

【図10】 上記実施形態のリフレッシュコマンドの一例を示す図表である。

*【図11】 従来の不復発性半導体記憶装置の一例を示すプロック図である。

【図12】 従来の不揮発性半導体記憶装置の一例を示すプロック図である。


【図13】 上記従来例のリフレッシュ動作を説明する フローチャートである。

【符号の説明】


1…ライトステートマシン。2…ブロック選択回路、3 …書込/消去/選択部、5…消去/書込み常圧発生回路。


6…コマンドステートマンン、7…ローデューダ、8… センスアンプ、10…コラムデコーダ、11…消去プロック、12…ブロック選択回路、21…分圧用抵抗、2 2…センスアンブ、25…スイッチ、31…センスアンプ、32…メモリセル群。


[201] [図13] 開稿 消食/書き込み電圧 発生回路 (MSM) 10 コラムデコーダ ログラムされ (CSM) 11 消表プロック ローデコーダノセンスアンプ 消去プロック 消表プロック 否定 位下初期ゲート電圧で 350 リセット信号 肯定 リフレッシュせよ 8 2 ブロック遊択原路 次のサルを終み出せ




特闘平11-162182









(15)

P₀

[図6]


コマンド	1回星の書き込みサイクル		2回目の書き込みサイクル	
	アドレス	データ	アドレス	データ
シングルプロック リフレッシュ	Ocrift care	3014	ΕĹΑ	DCH
フルチップ リフシッシュ	Ocmi care	B7H	Derri care	DDH
リフレッシュ中断	Don't care	вин		
リフレッシュ再開	Don't care	D@H		

[2010]

http://www4.ipdl.ncipi.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/N...


(17)

特闘平11-162182



[図8]

[図9]




コマンド	1回目の書き込みサイクル		2回月の書き込みサイケル	
	アドレス	デ -9	アドレス	データ
データ書き込み	Don't oero	40H	WA	WD
ブロック消表	Don't care	201-1	BA	DOH
フルチップ消去	Don't core	A7H	Cous caro	DOH
湖走中街	Dan'tc≐re	B0H	1	11,
消去再盟	Don't care	DQH		


が人: 書き込むアドレス

WD: 書き込みデータ

BA:ブロックアドレス

[211]





(18)

特闘平11-162182

[2012]

